МИНИСТЕРСТВО ОБРАЗОВАНИЯ РЕСПУБЛИКИ БЕЛАРУСЬ
Учреждение образования
«Витебский государственный технологический университет»

АРХИТЕКТУРА ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ

Лабораторный практикум для студентов специальности
«Информационные системы и технологии»

Витебск
2024

УДК 7.01 (075.8)

Составители:

Д.В. Черненко

Рекомендовано к изданию редакционно-издательским советом УО «ВГТУ», протокол № от .11.2020.

Архитектура вычислительных систем**:** Лабораторный практикум / сост. **Д.В. Черненко**– Витебск : УО «ВГТУ», 2024. –35 с.

Лабораторный практикум является руководством по выполнению лабораторных работ по дисциплине «Архитектура вычислительных систем», определяет порядок выбора студентом темы работы, общие требования, предъявляемые к оформлению отчета, освещают последовательность подготовки, требования к структуре и содержанию. Позволяет реализовать дистанционное обучение и организовать работу в тех случаях, когда нет возможности работать на реальных установках.

Предназначены для студентов дневной и заочной на базе ССУЗ формы обучения специальности 1-40 05 01-01 «Информационные системы и технологии»

.

УДК 7.01 (075.8)

© УО «ВГТУ», 2024

Лабораторная работа № 3 3
Логические основы функционирования ЭВМ Исследование работы логических элементов 3
Лабораторная работа № 4 11
Представление информации в ЭВМ. Системы счисления. Исследование работы шифратора и дешифратора. 11
Лабораторная работа № 5 15
Кодирование информации в ЭВМ. Исследование работы преобразователя кодов 15
Лабораторная работа № 6 17
Вычислительные операции с двоичными числами Исследование работы двоичного сумматора. 17
Лабораторная работа № 7 22
Исследование центрального процессора на примере работы АЛУ. 22
Лабораторная работа № 8 26
Исследование оперативного запоминающего устройства на микросхеме регистра. 26
Лабораторная работа № 9 31
Исследование последовательного порта ввода-вывода на примере работы схемы обнаружения ошибок при передаче информации с помощью ИМС контроля четности 31

Лабораторная работа № 3


Логические основы функционирования ЭВМ Исследование работы логических элементов

Цели работы: исследование цифрового устройства на логических элементах в симуляторе «Elektroniks Workbench»






В данной лабораторной работе будем использовать программу исследования работы устройств электроники и микроэлектроники «Elektroniks Workbehch»




Для примера рассмотрим вариант приведенный на рисунке




Собираем схему ЦУ обращая внимание, что в программе изображение элементов приведены по «западному» стандарту в отличие от схемы в задании, где изображение элементов даны по «восточному» стандарту. Условные графические обозначения логических элементов в «западном» и «восточном» стандартах приведены в таблице.

Названия элементов	Условное графическое изображение	Выполняемые операции	Символическая запись операции	Таблица истинности
Элемент НЕ (инвертор)		Логическое отрицание (инверсия, операция НЕ)	$Y = \overline{X}$	X | Y 0 | 1 1 | 0
Элемент И (конъюнктор)		Логическое умножение (конъюнкция, операция И)	$Y = X_1 \cdot X_2 =$ $= X_1 \wedge X_2$	X_1 | X_2 | Y 0 | 0 | 0 0 | 1 | 0 1 | 0 | 0 1 | 1 | 1
Элемент ИЛИ (дизъюнктор)		Логическое сложение (дизъюнкция, операция ИЛИ)	$Y = X_1 \vee X_2$	X_1 | X_2 | Y 0 | 0 | 0 0 | 1 | 1 1 | 0 | 1 1 | 1 | 1
Элемент И-НЕ (элемент Шеффера)		Логическое умножение с последующим отрицанием (операция И-НЕ, штрих Шеффера)	$Y = \overline{X_1 \cdot X_2} =$ $= X_1 / X_2$	X_1 | X_2 | Y 0 | 0 | 1 0 | 1 | 1 1 | 0 | 1 1 | 1 | 0
Элемент ИЛИ-НЕ (элемент Пирса)		Логическое сложение с последующим отрицанием (операция ИЛИ-НЕ, стрелка Пирса	$Y = \overline{X_1 \vee X_2} =$ $= X_1 \downarrow X_2$	X_1 | X_2 | Y 0 | 0 | 1 0 | 1 | 0 1 | 0 | 0 1 | 1 | 0

Схема, собранная в симуляторе показана на рисунке.



Для подачи на вход сигналов используем генератор сигналов. Перед включением схемы его необходимо настроить. Разворачиваем панель генератора сигналов и заполняем значения сигналов используя шаблон «счет сверху вниз» как показано на рисунке.



Поскольку в нашей логической схеме используется 4 входа[1] то количество вариантов значений равно 2^4=16. Т.о. установим значения от 0 до 15, а также частоту равную 1 герц (Hz).

По результатам работы заполним таблицу истинности для исследуемой логической схемы.


№ п/п	X_1	X_2	X_3	X_4	Y	Значение на входе в 16-ричном виде
0	0	0	0	0	0	0
1	0	0	0	1	0	1
2	0	0	1	0	1	2
3	0	0	1	1	1	3
4	0	1	0	0	0	4
5	0	1	0	1	0	5
6	0	1	1	0	0	6

[1] количество генерируемых слов можно вычислить как 2 в степени n где n – количество входов логической схемы.


7	0	1	1	1	0	7
8	1	0	0	0	0	8
9	1	0	0	1	0	9
10	1	0	1	0	1	A
11	1	0	1	1	1	B
12	1	1	0	0	1	C
13	1	1	0	1	1	D
14	1	1	1	0	1	E
15	1	1	1	1	1	F

Варианты заданий для сборки логической схемы.


Вариант 1




Вариант 2




Вариант 3




Вариант 4




Вариант 5




Вариант 6




Вариант 7




Вариант 8




Вариант 9




Вариант 10




Вариант 11




Вариант 12




Вариант 13



Вариант 14



Вариант 15




Лабораторная работа № 4


Представление информации в ЭВМ. Системы счисления. Исследование работы шифратора и дешифратора.

Цели работы: исследование работы микросхемы шифратора SN74LS147N фирмы «Texas Instruments Inc.» (российский аналог – микросхема К555ИВ3) и микросхемы дешифратора SN74LS42N фирмы «Texas Instruments Inc.» (российский аналог – микросхема К555ИД6).

Цифровые схемы, называемые шифраторами предназначены для преобразования **не двоичной системы счисления** (в первую очередь десятичной) **в двоичную систему счисления**. Условное обозначение микросхемы шифратора К555ИВ1 представлено на рисунке




Данная микросхема имеет 9 входов и 4 выхода и предназначена для преобразования десятичного кода в двоичный. Входы и выходы данной микросхемы инверсные т.е. активным сигналом является логический «0». Схема для исследования показана на рисунке




Задание подать с генератора слов на микросхему К555ИВ3 сигнал согласно варианта из таблицы и добавит в отчет скриншот результатов работы схемы

Номер варианта	Сигналы на входе микросхемы К555ИВ3
1	1 и 7
2	4 и 0
3	5 и 1
4	6 и 2
5	7 и 4
6	0 и 8
7	8 и 1
8	4 и 7
9	2 и 4
10	1 и 0
11	0 и 5
12	7 и 8
13	6 и 3
14	5 и 9
15	1 и 3

Цифровые схемы, называемые дешифраторами по назначению обратны шифраторам и предназначены для преобразования **двоичной системы счисления** в **не двоичную систему счисления** (в первую очередь в десятичную). Условное обозначение микросхемы дешифратора К555ИД6 представлено на рисунке



Данная микросхема имеет 4 входа и 10 выходов учитывая ноль. Входы имеют активное состояние логической «1» т.е. прямые, а выходы активное состояние логического «0» т.е. инверсные. Схема для исследования показана на рисунке



Задание подать с генератора слов на микросхему К555ИД6 сигнал согласно варианта из таблицы и добавит в отчет скриншот результатов работы схемы


Номер варианта	Сигналы на входе микросхемы К555ИД6
1	0010 и 0100
2	0011 и 0101
3	0100 и 0110
4	0101 и 0111
5	0110 и 1000
6	0111 и 1001
7	1000 и 0010
8	1001 и 0011
9	0101 и 1000
10	0011 и 1001
11	1001 и 0111
12	1001 и 1010
13	0111 и 0000
14	1001 и 0010
15	0000 и 0011

Лабораторная работа № 5

Кодирование информации в ЭВМ. Исследование работы преобразователя кодов

Цели работы: исследование микросхемы преобразователя кодов SN74ALS47N фирмы «Texas Instruments Inc.» (российский аналог – микросхема К555ИД18).


Преобразователь кодов (code converter) – это цифровое устройство, выполняющие преобразование одного кода в другой. Одними из наиболее распространенных являются микросхемы преобразователей из двоично-десятичного кода в семиразрядный код управления сегментными цифровыми индикаторами. Для примера рассмотрим микросхему К555ИД18, изображенную на рисунке. (аналог – микросхема SN74LS47N фирмы «Texas Instruments».



Кроме прямых входов A, B, C, D (активное состояние логическая «1») и инверсных выходов OA…OG (активное состояние логический «0») микросхема имеет 3 управляющих входа:

- BI/RBI′ (blanking input/ripple-blanking output) – двунаправленный вывод: вход гашения BI или выход гашения пульсаций RBI′.
- LT (lamp-test input) – вход для проверки сегментов индикатора, которые зажигают для контроля все сегменты индикатора.
- RBI (ripple-blanking input) – вход гашения нуля, для гашения всех незначащих нулей в старших разрядах

Для исследования работы микросхемы на входы будем подавать двоичный код согласно варианта, выходы через инверторы подключим к индикатору, а на управляющие входы подадим логическую «1». Схема для исследования показана на рисунке.




Задание подать с генератора слов на микросхему К555ИД18 сигнал согласно варианта из таблицы и добавит в отчет скриншот результатов работы схемы

Номер варианта	Сигналы на входе микросхемы К555ИД18
1	1 и 7
2	4 и 0
3	5 и 1
4	6 и 2
5	7 и 4
6	0 и 8
7	8 и 1
8	4 и 7
9	2 и 4
10	1 и 0
11	0 и 5
12	7 и 8
13	6 и 3
14	5 и 9
15	1 и 3

Лабораторная работа № 6

Вычислительные операции с двоичными числами Исследование работы двоичного сумматора.


Цели работы: исследование микросхемы двоичного сумматора CD4008 фирмы «RCA Corp.» структуры МДП (российский прямой аналог – микросхема К561ИМ1 тоже структуры МДП, непрямой аналог – микросхема К555ИМ6 структуры ТТЛШ).



Кроме 4х одноразрядных сумматоров входы A0-A3, B0-B3, выходы суммы Σ0 – Σ3 (S0 – S3) в микросхеме имеется вход переноса из предыдущего разряда C (CIN)и выход переноса в следующий разряд C4(COUT).



Схема для исследования показана на рисунке.



Задание подать с генератора слов на микросхему К555ИМ6 сигналы согласно варианта из таблицы, выполнить сложение и добавит в отчет скриншот результатов работы схемы

Номер варианта	Задание 1		Задание 2	
	Слагаемые	Внешний перенос	Слагаемые	Внешний перенос
1	1010 и 0011	0	1010 и 0111	1
2	1001 и 0101	1	0100 и 1001	0
3	1110 и 0010	0	0101 и 1110	1
4	1011 и 0110	1	0111 и 0100	0
5	1100 и 0100	1	0100 и 0110	0
6	1101 и 0111	0	0110 и 1001	1
7	0011 и 1101	1	0011 и 0010	0
8	0101 и 1110	0	1100 и 0011	1
9	0010 и 1111	1	1011 и 1101	0
10	0110 и 0001	0	1110 и 0111	1
11	0100 и 0111	0	1010 и 0101	1
12	0111 и 0100	1	1001 и 0110	0
13	0101 и 1010	0	0111 и 1110	1
14	0100 и 1001	1	0001 и 1001	0
15	1010 и 0111	1	1000 и 0101	0

Вычитание двоичных кодов. Двоичные субтракторы

Субтракторы(от английского subtract – вычитать) – это цифровые устройства, выполняющие вычитание двух двоичных кодов (чисел). Это действие в цифровых системах производится путем арифметического сложения двоичных чисел, где вычитаемое представляется дополнительным кодом, который формируется инвертированием всех цифр числа с последующим прибавлением единицы.




Схема субтрактора легко получается добавлением в схему сумматора входных инверторов для преобразования одного из слагаемых в дополнительный код и прибавлением единицы путем установки постоянного уровня логической «1» на входе внешнего переноса сумматора CIN.





Схема для исследования показана на рисунке.



Задание подать с генератора слов на микросхему К555ИМ6 сигналы согласно варианту из таблицы, выполнить вычитание и добавит в отчет скриншот результатов работы схемы.


Номер варианта	Задание 1	Задание 2
0	9 – 4	2 – 3
1	4 – 3	2 – 5
2	6 – 4	5 – 6
3	3 – 1	4 – 7
4	7 – 5	2 – 4
5	5 – 4	3 – 6
6	7 – 2	7 – 9
7	8 – 4	3 – 5
8	5 – 3	4 – 8
9	9 – 7	2 – 7
10	6 – 3	4 – 5
11	4 – 2	5 – 7
12	7 – 4	1 – 3
13	6 – 5	4 – 6
14	5 – 2	3 – 4
15	3 - 2	4 – 9

Лабораторная работа № 7

Исследование центрального процессора на примере работы АЛУ.

Цели работы: исследование микросхемы АЛУ SN74LS181 фирмы «Texas Instruments Inc.» (российский аналог – микросхема КР1533ИП3).

АЛУ (ALU – arithmetic and logic unit) – это многофункциональное цифровое устройство, выполняющее определенный набор арифметических, логических и комбинированных операций.



Рассмотрим назначение выводов указанной микросхемы:

A0…A3 и B0…B3 – входы для четырехразрядных кодовых слов, участвующих в заданной операции.

CN – вход внешнего переноса.

M – вход управления режимами работы. При M=1 АЛУ выполняет чисто логические операции. Если же M=0, то АЛУ в зависимости от значений сигналов на входах S выполняет либо арифметические, либо логические, либо комбинированные операции,

S0…S3 – входы выбора режима работы

F0…F3 – выходы, где формируется результат выполненной операции.

CN+4 – выход последнего переноса.

A=B – выход признака равенства входных двоичных кодов при их сравнении.
Дополнительные выходы G (выход генерации переноса) и P (выход распространения переноса)

Таблица кодов выбора режима работы

Выбор функции				Выполняемая функция		
				Логические операции при M=1	Арифметические операции при M=0	
S3	S2	S1	S0		без переноса $C_N = 1$	с переносом $C_N = 0$
0	0	0	0	$\overline{A}$	A	A +1
0	0	0	1	$\overline{A \vee B}$	$A \vee B$	$(A \vee B)+1$
0	0	1	0	$\overline{A} \cdot B$	$A \vee \overline{B}$	$(A \vee \overline{B})+1$
0	0	1	1	0	-1	0
0	1	0	0	$\overline{A \cdot B}$	$A + A \cdot \overline{B}$	$(A + A \cdot \overline{B})+1$
0	1	0	1	$\overline{B}$	$(A \vee B) + A \cdot \overline{B}$	$(A \vee B) + A \cdot \overline{B} + 1$
0	1	1	0	$A \oplus B$	$A - B - 1$	$A - B$
0	1	1	1	$A \cdot \overline{B}$	$A \cdot \overline{B} - 1$	$A \cdot \overline{B}$
1	0	0	0	$\overline{A} \vee B$	$A + A \cdot B$	$A + A \cdot B + 1$
1	0	0	1	$\overline{A \oplus B}$	A + B	A + B + 1
1	0	1	0	B	$(A \vee \overline{B}) + A \cdot B$	$(A \vee \overline{B}) + A \cdot B + 1$
1	0	1	1	$A \cdot B$	$A \cdot B - 1$	$A \cdot B$
1	1	0	0	1	A + A	A + A + 1
1	1	0	1	$A \vee \overline{B}$	$(A \vee B) + A$	$(A \vee B) + A + 1$
1	1	1	0	$A \vee B$	$(A \vee \overline{B}) + A$	$(A \vee \overline{B}) + A + 1$
1	1	1	1	A	A – 1	A

Для примера покажем на рис. срабатывание ИМС при выполнении операции

$$A + A \cdot B',$$

в которой участвуют двоичные коды A = 1011 и B = 1110. Коды A и B подаются на соответствующие входы A0…A3 и B0…B3 микросхемы. Ищем заданную операцию в таблице истинности и определяем, что она относится к группе арифметических операций без учета внешнего переноса (выделена красной рамкой). По этой же таблице сразу же находим значения сигналов на входах: M = 0, S0…S3 = 0100, CN = 1.






Схема для исследования показана на рисунке.



$A + A \cdot \overline{B}$

Затем выполняем умножение $A \cdot \overline{B}$ (напомним, что это логическое умножение отдельных разрядов кодовых слов):



Последним выполняем арифметическое сложение:



Задание подать с генератора слов на микросхему КР1533ИП3 сигналы согласно варианту из таблицы, выполнить сложение и добавит в отчет скриншот результатов работы схемы

Номер варианта	Входные данные (A и B)	Операция 1	Операция 2
1	1010 и 0011	$\overline{A \vee B}$	$(A \vee B) + A \cdot \overline{B}$
2	1001 и 0101	$\overline{A} \cdot B$	$A - B - 1$
3	1110 и 0010	$\overline{A \cdot B}$	$A \cdot \overline{B} - 1$
4	1011 и 0110	$A \oplus B$	$A + A \cdot B$
5	1100 и 0100	$A \cdot \overline{B}$	$(A + A \cdot \overline{B}) + 1$
6	1101 и 0111	$\overline{A} \vee B$	$(A \vee \overline{B}) + A \cdot B$
7	0011 и 1101	$\overline{A \oplus B}$	$A \cdot B - 1$
8	0101 и 1110	$A \cdot B$	$(A \vee \overline{B}) + A + 1$
9	0010 и 1111	$A \vee \overline{B}$	$(A \vee B) + A$
10	0110 и 0001	$A \vee B$	$(A \vee \overline{B}) + A$
11	0100 и 0111	$A - 1$	$(A \vee B) + A \cdot \overline{B} + 1$
12	0111 и 0100	$A + 1$	$A + A \cdot B + 1$
13	0101 и 1010	$(A \vee B) + 1$	$A + B + 1$
14	0100 и 1001	$(A \vee \overline{B}) + 1$	$(A \vee \overline{B}) + A \cdot B + 1$
15	1010 и 0111	$A - B$	$(A \vee B) + A + 1$

Контрольные вопросы

1. Перечислите основные операции, выполняемые АЛУ?
2. Как представить отрицательное число в дополнительном коде?
3. Чем отличаются логические и арифметические операции?

4. Как с помощью АЛУ выполнить операцию умножения операнда на 2?
5. Какую операцию выполняет АЛУ при S = 1010B и M = 1
6. 6.Чем различаются сумматор и АЛУ?
7. Для чего используются выводы G и P АЛУ?
8. Какое число логических и арифметических операций может выполнить рассматриваемое АЛУ?

Лабораторная работа № 8

Исследование оперативного запоминающего устройства на микросхеме регистра.

Цели работы: исследование микросхемы 4-разрядного универсального реверсного регистра SN74LS194N фирмы «Texas Instruments Inc.» (российский аналог – микросхема К555ИР11).


Регистр – это цифровое устройство, основным назначением которого является хранение информации. Любой регистр может хранить информацию в виде одного кодового слова. Т.к. основным назначением регистров является хранение информации, то и строится они на элементах памяти –триггерах. Количество триггеров в регистре определяется разрядностью кодовых слов, которые должны хранится в данном регистре.

Для построения регистров преимущественно применяются синхронные D-триггеры.

Регистры могут работать в трех основных режимах: ввод, хранение и вывод информации.

По принципу построения и функционирования регистры делятся на две основные группы: параллельного и последовательного действия

Рассмотрим для примера микросхему четырехразрядного универсального реверсивного сдвигающего регистра К555ИР11 изображенного на рисунке.





Коды выбора режима работы, подпеваемого на входы S1, S0

S1	S0	Режимы работы
0	0	хранение
0	1	последовательный со сдвигом вправо
1	0	последовательный со сдвигом влево
1	1	параллельный


Рассмотрим все возможные режимы работы микросхемы К555ИР11.

Сигналы на всех выводах микросхемы для последовательной записи в регистр кода 1010 со сдвигом вправо,






Сигналы на всех выводах микросхемы для параллельной загрузки в регистр кода 1010.



Сигналы на всех выводах микросхемы для хранения записанного кода 1010.



Сигналы на всех выводах микросхемы для обеспечения сброса в ноль







Схема для исследования показана на рисунке.
установить частоту повторения импульсов (Frequency) 1 Гц (1 Hz);
установить коэффициент заполнения импульсной последовательности (Duty cycle) 50%;
установить амплитуду импульсов (Amplitude) 10В (10V);
установить начальную фазу (Offset) =0.

Схема для исследования микросхемы регистра в режиме последовательной записи показана на рисунке.








Задание.

Собрать схему регистра в режиме последовательной записи. Загрузить в регистр код согласно варианту. В отчете представить скриншоты результата работы схемы.

Схема для исследования микросхемы регистра в режиме параллельной записи показана на рисунке.



Задание.

Собрать схему регистра в режиме параллельной записи. Загрузить в регистр код согласно варианту. В отчете представить скриншоты результата работы схемы.

Номер варианта	Код	Сдвиг
1	0010 и 0100	Влево
2	0011 и 0101	Вправо
3	0100 и 0110	Влево
4	0101 и 0111	Вправо
5	0110 и 1000	Влево
6	0111 и 1001	Вправо
7	1000 и 1010	Влево
8	1001 и 1011	Вправо
9	1010 и 1100	Влево
10	1011 и 1101	Вправо
11	1100 и 1110	Влево

12	1101 и 1111	Вправо
13	1110 и 0000	Влево
14	1111 и 0010	Вправо
15	0000 и 0011	Влево

Контрольные вопросы:

1. Дайте определение понятию регистр.
2. Перечислите типы регистров.
3. Каковы области применения регистров?
4. Дайте определение счетчику и перечислите его разновидности.
5. Для чего предназначены входы SL и SR
6. Для чего предназначен вход CLK
7. Для чего предназначены входы S0, S1


Лабораторная работа № 9

Исследование последовательного порта ввода-вывода на примере работы схемы обнаружения ошибок при передаче информации с помощью ИМС контроля четности

Лб 122 уч 3,22 стр 141

Цели работы: исследование микросхемы контроля четности SN74LS280 фирмы «Texas Instruments Inc.» (российский аналог – микросхема КР1533ИП5).

Схема проверки (контроля) четности/нечетности (odd/even parity checker) выполняет проверку на четность или нечетность количества единиц в кодовых словах. Применяют их для обнаружения ошибок при передаче данных.



A…I – входы для 9-разрядного кодового слова, у которого проверяется количество единиц на четность или нечетность. информация передается по 8-

разрядными цифровым каналам ”A-H”, а последний разряд “I” (разряд четности) используется в качестве контрольного по четности.

Результаты проверки формируются на выходе EVEN при четном количестве единиц во входном коде и на выходе ODD при нечетном количестве единиц.





Схема для исследования показана на рисунке



Номер варианта	Код	
	Задание 1	Задание 2
1	00100100	11011111
2	00110101	11100000
3	01000110	11110010
4	01010111	00000011
5	01101000	10011011
6	01111001	10101100
7	10001010	10111101

8	10011011	11001110
9	10101100	01010111
10	10111101	01101000
11	11001110	01111001
12	11011111	10001010
13	11100000	00100100
14	11110010	00110101
15	00000011	01000110

Контрольные вопросы:
1. Что такое преобразователь кода?
2. Для чего применяется схема сравнения кодов?
3. Для чего применяется схема контроля четности (нечетности)?
4. Для чего предназначены входы A - H
5. Для чего предназначен вход I
6. Для чего предназначен выход ODD
7. Для чего предназначен выход EVEN